2026年1月，中国科学院物理所团队在国际顶级学术期刊《科学》（Science）发表重大研究成果，首次在萤石结构氧化锆薄膜中观测到稳定的一维带电畴壁，并成功实现对这一“一维原子导线”创建、移动、擦除的全流程原子级精准操控。该成果打破了传统芯片制程依赖晶体管微缩的固有路径，且与现有硅基工艺高度兼容，为后摩尔时代低功耗、高密度电子器件研发提供了全新技术方案，标志着我国在铁电材料与纳米电子学交叉领域跻身世界前沿。
当前，全球半导体产业正遭遇摩尔定律放缓的严峻瓶颈。自摩尔定律提出以来，芯片性能的提升主要依赖晶体管尺寸的持续缩小，然而当制程迈入3nm、2nm时代，电子量子隧穿效应、功耗飙升、良率暴跌等物理极限难题接踵而至，1nm制程甚至被业内视为硅基芯片的“终点”。与此同时，先进制程的研发与制造成本呈指数级暴涨，建造一座3nm芯片工厂需超200亿美元，研发一款3nm芯片成本高达50亿美元，让多数企业望而却步。在此背景下，业界迫切需要跳出“单纯缩小晶体管”的死胡同，探索全新的芯片设计与制造路径，而铁电材料中的畴壁结构成为重要突破口。
铁电材料是一类特殊的晶体材料，其内部存在无数类似“电学指南针”的微小单元，可自发形成正负电荷分离且规则排列的极化状态，极化方向还能通过外部电场反转，这一特性使其在信息存储、传感等领域具有巨大应用潜力。在铁电材料中，极化方向一致的区域称为“铁电畴”，不同铁电畴之间的边界即为“畴壁”，如同魔方中不同颜色色块的交界面。长期以来，科学界普遍认为三维晶体中的畴壁为本征二维面结构，而此次中科院物理所团队的研究，彻底颠覆了这一传统认知。
据悉，该团队自2018年起便聚焦萤石结构铁电材料研究，通过技术创新突破了材料制备的核心难题。科研人员利用激光分子束外延方法，在基底上生长出仅十个晶胞层厚度（约5纳米）的萤石结构氧化锆薄膜，再通过化学手段使薄膜脱离衬底，制备出可自由转移的自支撑薄膜，为一维带电畴壁的观测与操控提供了理想载体。借助先进的电子显微镜技术，团队实现了对薄膜晶体结构的原子级观测，清晰捕捉到一维带电畴壁的存在——其厚度与宽度均仅为埃级尺寸（约0.25纳米），相当于人类头发直径的数十万分之一，如同一条纤细的“原子导线”。
该成果的核心突破的是对“原子导线”的全流程精准操控。科研人员发现，萤石结构铁电薄膜中，畴壁处过量的氧离子或氧空位充当了“原子胶水”，稳定了带电畴壁的一维结构。在此基础上，团队利用电子辐照产生的局部电场，成功实现对一维带电畴壁的人工调控：可按需创建特定路径的“原子导线”，精准控制其沿预设方向移动，完成任务后还能将其彻底擦除，整个过程可控、可逆，且操控精度达到原子级别，为后续构建可编程纳米电子器件奠定了基础。
更为关键的是，该“一维原子导线”与现有硅基工艺高度兼容，无需对现有芯片生产线进行大规模改造，这一特性大幅降低了技术产业化的门槛。与传统晶体管相比，基于一维带电畴壁的电子器件，电荷传输路径更短、损耗更低，可有效解决现有芯片功耗过高的痛点；同时，埃级尺寸的畴壁单元能大幅提升信息存储密度，理论存储密度可达每平方厘米20TB，相当于“一张邮票大小的设备可存储一万部高清电影”，有望实现存储与计算功能的高效融合，推动存算一体芯片发展。
业内专家指出，中科院物理所的这项研究，不仅补全了铁电物理中畴壁维度的空白，阐明了萤石铁电体中极化切换与氧离子传输的内在耦合关系，更开辟了后摩尔时代芯片研发的全新赛道——与芯粒（Chiplet）技术通过“模块化拼接”绕开物理极限不同，该技术通过铁电畴壁工程构建全新电子传输通道，为芯片性能提升提供了“另一条捷径”。
展望未来，该成果的产业化应用前景广阔。其不仅可用于研发高密度、低功耗的新型存储器，还能应用于人工智能、自动驾驶、量子计算等高端芯片领域，助力我国在全球半导体产业竞争中抢占先机。目前，团队正进一步优化“原子导线”的操控效率与稳定性，推动技术从实验室走向产业化。随着这项技术的不断成熟，有望打破国外在先进芯片领域的技术垄断，为我国半导体产业高质量发展注入强劲动力。
